Uni / Názov projektu	Kvalita
Syntéza asynchrónneho obvodu zadaného tabuľkou prechodov a výstupov	87,7 %
Sekvenčné logické obvody	81,4 %
Pokrytie a ekvivalencia automatov - logické systémy	83,4 %